Noll
Det har tagit längre tid än väntat, men tre år efter att Intel presenterade sin 14nm-teknik på IEDM och nästan ett år efter att det visats en Kanon Sjön laptop på CES, företaget är äntligen redo att diskutera sin 10mn process i detalj. I ett föredrag på årets konferens, Intel förklarade hur det har för första gången packade 100 miljoner transistorer i en kvadrat millimeter från att dö område–som det är sagt är det tätaste CMOS-transistorer densitet datum–och ökad prestanda.
De grundläggande dragen i den 10mn tekniken har varit känd sedan Intels Teknik och Tillverkning Dag tidigare i år. Utrymmet mellan kylflänsarna åtgärder 34nm, porten planen åtgärder 54nm, och den minsta metall planen är 36nm. Intel fortsätter att skala SRAM-cell storlek av 0,5 x med varje generation sedan 180nm och den minsta cell på 10mn åtgärder 0.0312 square mikron. Dessa mått är liknande de av de konkurrerande 7nm processer från de ledande gjuterier som tillverkar chips fabless för kunder som Apple, Nvidia och Qualcomm.
På IEDM, Intel gett mer information om tillverkning åtgärder, funktioner och material. Den 10mn processen är baserad på Intels tredje generation av 3D-transistorer, för första gången på 22nm och känd som FinFETs eftersom kanalen för ” fin ” som sitter på toppen av substrat med flera portar lindad runt den. Den tunnare och längre fin, desto bättre prestanda. På 10mn, fin är bara 7nm brett och 46nm tall (det senare är intressant eftersom Intel har tidigare sagt att 10mn fin mätt 53nm). Fin höjd är också “avstämbara” inom ett intervall på plus eller minus 5nm beroende på applikation.
Denna aggressiva skalning med standard 193nm nedsänkning litografi verktyg är aktiverad genom att införa en multi-mönster process som kallas Self-Linje Fyrbäddsrum Mönstring (SAQP) för att skapa fenor, en process som lägger till ytterligare fyra steg i utbyte mot högre densitet. Intel är också med färre fenor i vanlig cell och infört två nya knep för att ytterligare öka tätheten. Den första var att eliminera en dummy gate på gränsen av aktiva celler. Den andra, som kallas Kontakt Över Aktiva Gate (COAG), landar i vias direkt på toppen av aktiv gate-området, en teknik som kräver tre extra steg men levererar en 10-procentig minskning i cellen i området.
Tidigare har Intel som avses sådana ytterligare åtgärder av den något konstlade namnet ” hyperscaling,’ men bottom line är att befolkningstätheten är skalning, eller till och med utanför historiska priser. Baserad på Intels nya mått, som man sagt är ett mer exakt mått på tätheten av moderna processorer som främst består av random logic, graden av täthet ökning av Intels teknik som faktiskt varit snabbare från två gånger transistorer per generation från 45nm genom 22nm till 2,7 x på 14nm och 10nm.
Det är viktigt att notera dock att Intel inte plottning detta över tid. Intel har övergett sina tick-tock kadens och det tar längre tid att komma till varje ny generation, så över tiden Intel är ungefär i linje med den fördubbling av transistor densitet vartannat år, enligt Chris Auth, en vice ordförande i Intels Teknik och Tillverkning Koncernen och Chef för Advanced Transistor Utveckling.
Den stramare fin stigning, Intels senaste generation av ansträngda kisel, och kontakter med lägre resistans (i en del av byta volfram med kobolt) leverera högre transistor prestanda. Intel har tidigare sagt att i jämförelse med 14nm, 10mn skulle leverera en 25-procentig ökning i prestanda eller skär makt i nästan hälften. På IEDM, sade företaget 10mn ökar bilresa aktuella med 71 procent för NMOS transistorer och 35 procent för PMOS.
Den sammanbinder inkluderar 12 metal lager och stöd för flera spänningar för olika applikationer. Intel använder SAQP på de två lägsta metall lager (M0 och M1) och SADP (dubbel-mönster) på nästa fyra lager för att maximera tätheten. Det har också bytt koppar kobolt vid M0 och M1 lager för att minska motståndet och öka tillförlitligheten.
Vad Intel inte säga exakt när den första 10mn processorer kommer att vara tillgängliga (IEDM papper står det att det har visat att avkastningen på sina 204Mb SRAM test av chip och på mikroprocessorer, utan att ge några ytterligare detaljer). Den första 10mn familj, känd som Kanon Sjön, bör dyka upp i bärbara datorer i början av 2018. Detta kommer att följas av en 10+ process, som används för en processor familj med kodnamnet Ice Sjön, och en 10++ process som kommer att ytterligare öka prestandan.
Relaterade Ämnen:
Bärbara datorer
Hårdvara
Intel
ARM
Artificiell Intelligens
Innovation
0