Zero
Ha preso più tempo del previsto, ma tre anni dopo che Intel ha presentato la sua tecnologia a 14nm conferenza iedm e quasi un anno dopo il ha dimostrato un Cannone Lago portatile al CES, l’azienda è finalmente pronta a discutere la sua 10nm processo in dettaglio. In un discorso alla conferenza di quest’anno, Intel ha spiegato come ha fatto per la prima volta imballato 100 milioni di transistor in un millimetro quadrato di morire), che ha detto che è il più denso CMOS densità dei transistor–e aumento delle prestazioni.
Le caratteristiche di base di 10nm tecnologia da Intel, la Tecnologia e la Produzione di al Giorno all’inizio di quest’anno. Lo spazio tra le alette misure 34nm, il cancello passo misure 54nm, e il minimo di metallo passo è 36nm. Intel continua a scala SRAM dimensione della cella di 0,5 x con ogni generazione dal 180nm e la più piccola cella a 10nm misure 0.0312 piazza micron. Queste dimensioni sono simili a quelle dei concorrenti 7nm processi principali fonderie che producono chip per fabless clienti come Apple, Nvidia e Qualcomm.
Alla conferenza iedm, Intel ha fornito ulteriori dettagli sulle fasi di produzione, caratteristiche e materiali. Il 10nm processo è basato su Intel di terza generazione di transistor 3D, la prima volta a 22nm e conosciuto come FinFETs perché il canale di “pinna” si siede sulla parte superiore del substrato con più porte avvolto intorno ad esso. Il più sottile e più alto, fin, migliori sono le prestazioni. A 10nm, la pinna è solo 7nm ampia e 46nm alto (l’ultimo è interessante perché Intel aveva detto in precedenza che il 10nm fin misurato 53nm). La pinna altezza è anche ‘sintonizzabile’ all’interno di un intervallo di più o meno 5 a seconda dell’applicazione.
Questo scaling aggressivo con una standard 193nm immersione litografia strumenti è attivata con l’introduzione di un multi-patterning processo noto come Auto-Allineato Quadrupla Patterning (SAQP) per creare le pinne, un processo che aggiunge altre quattro passi in cambio di maggiore densità. Intel sta anche usando un minor numero di pinne in cella standard e introdotto due nuovi trucchi per aumentare ulteriormente la densità. Il primo era quello di eliminare un manichino porta al confine di cellule attive. Il secondo, noto come il Contatto della Porta Attiva (COAG), terre le vie direttamente sulla parte superiore della porta attiva area, una tecnica che richiede tre passaggi aggiuntivi, ma offre una riduzione del 10% nella zona delle cellule.
In passato, Intel ha fatto riferimento a queste misure addizionali la un po ‘ ingannevole nome di ‘hyperscaling”, ma la linea di fondo è che la densità è di ridimensionamento o addirittura di là di tassi storici. Basato su Intel nuova metrica, che ha detto che è una misura più accurata della densità dei moderni processori costituiti principalmente da random logic, il tasso di aumento di densità di Intel tecnologia come effettivamente accelerare da due transistor per ogni generazione da 45nm attraverso 22nm a 2,7 x a 14nm e ora 10nm.
È importante notare, tuttavia, che Intel non è il plotting di questo nel corso del tempo. Intel ha abbandonato il suo tick-tock di cadenza e si sta prendendo più tempo per arrivare a ogni nuova generazione, quindi con il tempo di Intel è grosso modo in linea con il raddoppio della densità dei transistor ogni due anni, secondo Chris Auth, vice presidente di Intel, la Tecnologia e la Produzione del Gruppo e Direttore di Avanzata Transistor di Sviluppo.
Il più stretto passo fin, il processore di ultima generazione di tensioni di silicio, e i contatti con la resistenza più bassa (in parte sostituendo tungsteno metallo con cobalto) offrire una maggiore transistor prestazioni. Intel aveva già detto che in confronto a 14nm, 10nm sarebbe consegnare un aumento del 25% in termini di prestazioni o il potere di taglio quasi a metà. Alla conferenza iedm, ha detto la società 10nm aumenta la corrente per il 71 per cento per i transistor NMOS e 35 per cento per il PMOS.
Le interconnessioni 12 strati di metallo e supporto tensioni multiple per diverse applicazioni. Intel utilizza SAQP presso i due più bassi strati di metallo (M0 e M1) e PCGA (doppio-patterning) al prossimo quattro strati per massimizzare la densità. Ha anche scambiato rame cobalto al M0 e M1 strati per ridurre la resistenza e migliorare l’affidabilità.
Quello che Intel non ha detto quando è esattamente il primo 10nm processori saranno disponibili (la conferenza iedm documento si dichiara che esso ha dimostrato di rendimento sulle sue 204Mb SRAM test chip e microprocessori, senza fornire ulteriori dettagli). Il primo 10nm famiglia, conosciuta come Cannone Lago, dovrebbe mostrare portatili nei primi 2018. Questo sarà seguito da un 10+, utilizzata per una famiglia di processori, nome in codice Ice Lago, e un 10++ processo che consente di migliorare ulteriormente le prestazioni.
Argomenti Correlati:
Computer portatili
Hardware
Intel
BRACCIO
Intelligenza Artificiale
L’innovazione
0