I dag, hvis du ønsker at opbygge en high-performance computing-enhed, kan du næsten helt sikkert finde alle de programmer du har brug for i en fri og åben form. Det samme er ikke tilfældet for den processor chips til at køre, at fri software — uanset hvad du vælger, en bid af hvad du skal betale, vil gå på proprietær hardware, licenser til Intel, ARM, eller deres venner.
RISC-V, udtales “Risiko-Fem”, er en ny arkitektur, der er til rådighed under open, gratis og ikke-restriktive licenser. Det har en omfattende industri støtte fra chip og enhed-producenter, og er designet til at være frit udvides og tilpasses til at passe enhver niche på markedet. At være en succes, men det har at udføre teknisk såvel som økonomisk til design, kontrollere og program. Det er begejstrede tilhængere, men det har også enorme konkurrence, der er gravet ind i selve hjertet af DET i årtier.
RISC i historien
En af de fundamentale sandheder i computing, først afsløret af Alan Turing, er, at enhver computer, der teoretisk kan løse ethvert problem. En anden er, at hvis du kan gøre det i hardware, kan du gøre det i software, og vice-versa. I den virkelige verden-systemer, men er begrænset af hastighed, effektivitet og ressourcer. Forskellige processorarkitekturer lave forskellige trade-offs.
I 1980’erne, var der en kamp mellem chips med flere special-tilfælde af hardware-enheder til at håndtere særlige situationer — CISC, eller Complex Instruction Set Computing — og dem, der holdt hardware enkel, hurtig og generelle formål, og til venstre den komplekse software.
Denne tilgang, kaldet Reduceret ISC eller RISC, syntes at tabe sig i første omgang, da Intel steg til overlord status med sin x86 CISC chips. RISC-chips, som Sun Microsystems SPARC ‘s og IBM’ s PowerPC, vokset og aftaget, men aldrig overvandt Intel — som var symbiotisk med Microsoft ‘ s stærkt Intel-centreret Windows. Under motorhjelmen, men Intel ‘ s chips var bemærkelsesværdigt RISC-lignende, med CISC funktioner oversat til RISC instruktioner internt. Det mobile marked, der har udviklet sig uafhængigt af Windows, snart afgjort på ARM-chips, der anvendes RISC design til at være langt mere strømbesparende. RISC kan siges at have vundet sagen over hele linjen.
SE: Hvordan man opbygger en succesfuld karriere udvikler (gratis PDF)
For 21-århundrede hardware designere, selvom både x86-og ARM-chips har en stor ulempe: omkostninger. At omkostningerne er ikke kun for silicium, som det er for intellektuel ejendom, primært patenter, at de store virksomheder har, og ansvaret for — ARM gennem licenser tusindvis af partnere, Intel, som eksisterende i en urolig duopol med AMD.
RISC-V har til formål at bryde op proprietære hold på processor design på nøjagtig samme måde som open-source software befriet store dele af industrien.
Billede: RISC-V-Fonden
RISC-V tekniske
RISC-V er en klassisk RISC-arkitektur ombygget til moderne tider, og får sit navn som den femte største RISC-arkitektur til at komme fra University of California, Berkeley.
På sit hjerte, er en vifte af 32 registre, der indeholder den processor, der kører tilstand, og de data, straks drives på, og rengøring oplysninger. Dette array er stor nok til at mindske behovet for at få adgang til ekstern hukommelse til en masse grundlæggende CPU opgaver, som reducerer energiforbruget og øger hastigheden. RISC-V leveres i 32-bit og 64-bit varianter, med register størrelsen ændres til at matche. En 128-bit-version er på vej.
Den undervisning, der — den lave-niveau kommandoer processoren direkte kan fortolke, er meget enkel og meget modulær. En RISC-V-core kan være bygget med bare simple heltal instruktioner, uden selv at multiplicere eller dividere. Eller det kan få dem tilføjet, floating-point extensions (med en anden 32-registre), og komprimerede instruktioner.
Komprimering er en vigtig del af RISC-V. Den oprindelige RISC-koncept, der er opnået hastighed ved at have sine instruktioner, der er kodet ind i en form, der var meget let og hurtigt for hardware til at afkode og udføre — ingen særlige tilfælde, alt, hvad der passer ind i en fælles ramme. Dette, dog, kan være meget ineffektiv hukommelse, som instruktionen skabelon er at tage højde for alle muligheder, om en bestemt operation, har behov for dem eller ej.
Komprimering bryder denne regel, og lader en compiler, der passer til en masse mere vejledning i et givet område af hukommelsen. Vejledningen er af variabel længde, som de er i x86 CISC. I modsætning til x86, men, der blev skabt sammenhæng i mange år, RISC-V variabel længde ordninger er designet fra begyndelsen til at give processor hardware så let som muligt, at vide, hvor lange de er, og lade det hurtigt afkode dem, mens forvaltningen af sine intern instruks køer. Kø ledelse er, hvor de fleste moderne processor-arkitekturer få deres hastighed.
Kernen RISC-V-specifikationen er certificeret til at være fri for patent pantebrevet, og er licenseret under Creative Commons CC BY-4.0. Dette kræver ikke, eller betyde, at udvidelser er nødt til at være tilsvarende gratis og åben — designere kan nævnes licens aspekter i deres tilføjelser, hvis de ønsker det. Det centrale punkt er, at arkitekturen kan udvides uden at miste effektivitet.
Billede: RISC-V-Fonden
RISC-V praktiske forhold
RISC-V-Fonden har mere end 200 medlemmer, herunder Samsung, Google, Nvidia, Western Digital, NXP, Micron og Qualcomm, for ikke at nævne Raspberry Pi. Den fulde liste indeholder mange universiteter, teleselskaber, chip producenter og dem, der producerer design og verifikation værktøjer — afgørende, hvis det centrale spec er til at slå til reel kerner.
Den faktiske hardware og software er tynd på jorden. RISC-V hjemmeside en liste over en række værktøjer til design, boot bygherrer, programmeringssprog og operativsystemer, herunder Fedora Linux — af blandet stabilitet og funktionalitet. Der er en række chip-simuleringer, designs, der kan sættes ind i en FPGA programmerbar logik chip, eller endda forvandlet til en fuldt tilpasset chip, hvis du har den teknologi og viden, men kun seks faktiske chips annonceret. Tilgængeligheden er helt sikkert spørge først.
Men et selskab, som er oprettet direkte at støtte RISC-V-chip produktion, SiFive, har en online-chip-design-værktøj, der bygger en brugerdefineret chip baseret på et stort antal af muligheder. Virksomheden har allerede afsendt 2,500 udvikling bestyrelser, og design for, hvad der er hævdet at være den første RISC-V-chip i et forbrugerprodukt, Huami Amazfit trænings-og band.
Både Western Digital og Nvidia har sagt, at de vil være med RISC-V-i meget nær fremtid; Nvidia er ved at udskifte sin proprietære Falcon embedded controller, der anvendes til forvaltning i sin grafik kort, mens Western Digital siger, at det vil begynde at bruge RISC-V-controllere i nogle af sine harddiske fra 2020.
SE: Særlige rapport: Ridning DevOps revolution (gratis PDF)
NXP har produceret VEGAboard, en udvikling bestyrelse med to RISC-V kerner sammen med to Arme, men i skrivende stund har ingen lager og vil kun give det til kvalificerede akademikere eller udviklere — det er ikke (endnu) til salg.
RISC-V er også en Brexit modtageren. Efter at have kæmpet i årevis for at få større midler til en Europæisk High Performance Computing-projekt bygget på EU-teknologi, og dermed baseret på ARM, Mateo Valero, grundlægger og leder af Barcelona Supercomputing Center, fortalte RISC-V-Workshop i Barcelona, Kan 2018, at det hele gik galt i et par måneder.
“Efter at overbevise de Europæiske politikere, hvad sker der? Brexit og Softbank [Japansk firma, der har købt ARM i juli 2016]. Så ARM er ikke Europæiske noget mere”.
Som et resultat, den Europæiske Processor Initiativ — annonceret i 2018 — blev oprettet for at skabe en indfødt Europa hardwareaccelerator-arkitektur, baseret på en RISC-V. Første produkter forventes i to år, med det formål at give Europa den tredje hurtigste supercomputer i verden.
Western Digital siger, at det vil begynde at bruge RISC-V-controllere i nogle af sine harddiske fra 2020.
Billede: Western Digital
RISC-V: vil det vinde?
Disse er ingen tvivl om, at RISC-V er i en meget teknisk stærk position, der bygger på årtiers praktiske arkitektonisk oplevelse og tiltrække støtte fra hele branchen. Men der er et stort spring fra at blive vedtaget som en integreret kernen i standalone enheder til at bygge den slags økosystem, hvor omkostninger og ydeevne fordele opvejer risikoen for ikke at have fuldt valideret, er off-the-shelf løsninger for bus-design, interoperabilitet og støtte på lang sigt. Der er stadig ingen certificering proces, ingen standardisering for en del familier eller emballage, og ingen plug-and-play på ethvert punkt af hardware eller software stakke.
Men det samme var tilfældet for Linux, i starten. Succesfulde modeller, der eksisterer for at opnå alle de ovennævnte, gennem et åbent samarbejde på tværs af aktører i branchen, store og små. Deltagelse i RISC-V begivenheder, der er i hastig vækst. Der er en masse arbejde at gøre, men en masse ressourcer, motivation og færdigheder bliver forpligtet til at gøre det. RISC-V kan undlade at opfylde sit potentiale, af mange grunde, men ingen nye arkitektur i årtier har haft så god en chance for succes.
DE SENESTE OG RELATERET INDHOLD
Open source AI chips at gøre Grønne Bølger: at Bringe energi effektivitet til at IoT arkitektur
Hvad hvis machine learning programmer på kanten var muligt, at skubbe grænserne for, størrelse og energieffektivitet? GreenWaves gør dette, baseret på en open source parallel-ultra low power processor arkitektur. Selvom det tidlige dage, konsekvenser for IoT arkitektur og energi-effektivitet kan blive dramatiske.Hvad Linus Torvalds virkelig mener om ARM-processorer
I en nylig post, Torvalds delt nogle tanker om ARM-processorer og servere, og at folk troede, han var afskedige ARM ‘ s fremtid på servere og cloud. Her er, hvad han egentlig mente.Amazon, Huawei indsats, vise, flytte til AI-centreret chips fortsætter
To rapporter fra eksperter i denne uge fra den mangeårige chip observatører vise, hvorfor den seneste tendens til at designe nye chips for AI vil rulle på i mange år fremover.Hvorfor Intel x86 skal dø: Vores cloud-centreret fremtid afhænger af, at open source-chips
Måske Nedsmeltning og Spectre fejl, er incitamentet til at gøre længe tiltrængte ændringer i kerne-DNA af halvleder-industrien, og hvordan chip arkitekturer, er designet.Western Digital vil open source SweRV RISC-V CPU designs og værktøjer (TechRepublic)
Western Digital er åbne sourcing deres gennemførelse af RISC-V og udvikling af værktøjer til at fremme vedtagelsen af ISA på tværs af storage og andre brancher.RISC-V og Linux Foundations vil være partner for at fremme open source CPU (TechRepublic)
Linux Foundation er en fast bag RISC-V, extensible ISA, som har til formål at vælte Arm i indlejrede, low-power, og IoT-applikationer.Her er ARM største anti-RISC-V argumenter, og hvorfor de ikke giver mening (TechRepublic)
Udsat for konkurrence, Arm Holdings forsøgte at gøre en sag mod RISC-V, men forsøget er høstet betydelige negative stemning fra de ansatte og branchen.Hi-Fem sluppet Løs: De første Linux-stand RISC-V single board computer, er her (TechRepublic)
SiFive har åbnet ordrer for Hi-Fem er sluppet Løs, et single-board computer ved hjælp af den royalty-fri RISC-V ISA. Her er hvad du behøver at vide.
Relaterede Emner:
Processorer
Virksomhedens Software
Linux
Udvikler
Sikkerhed