Idag, om du vill bygga en high-performance computing-enhet, kan du nästan säkert att hitta alla program som du behöver i en fri och öppen form. Samma sak gäller inte för processorn marker som går att fri mjukvara — vad du än väljer, en bit av vad du betalar kommer att gå på egen hårdvara licenser till Intel, ARM, eller deras vänner.
RISC-V, uttalas ‘Risk-Fem”, är en ny arkitektur som är tillgängligt under öppen, fri och icke-restriktiva licenser. Det finns ett brett stöd för industrin från chip och enhetstillverkare, och är utformad för att vara fritt extensible och anpassningsbara för att passa alla nisch. För att vara en framgång, men den har att utföra tekniskt liksom vara ekonomiska för att utforma, verifiera och program. Det har entusiastiska anhängare, men den har också enorma konkurrens som har grävts in i själva hjärtat av DET i årtionden.
JÄRNVÄGAR i historien
En av de fundamentala sanningar av datorer, som först avslöjades av Alan Turing, är att alla datorer kan teoretiskt ta itu med eventuella problem. En annan är att om du kan göra det i hårdvara kan du göra det i mjukvara, och vice versa. Verkliga system, dock är begränsade av snabbhet, effektivitet och resurser. Olika processorarkitekturer göra olika avvägningar.
På 1980-talet, det var en kamp mellan marker med flera specialfall av hårdvara enheter för att hantera särskilda situationer — CISC, eller Complex Instruction Set Computing — och de som höll hårdvara enkel, snabb och allmänt ändamål, och lämnade komplikationer till programvara.
Denna metod kallas Minskar ISC eller RISC, tycktes förlora på det första, som Intel steg till overlord-status med sin x86 CISC marker. RISC-chips, som Sun Microsystems SPARC och IBM PowerPC, och tynat men aldrig övervann Intel — som var symbiotisk med Microsofts kraftigt Intel-centrerad Windows. Under huven, men, Intel marker var anmärkningsvärt RISC-liknande, med CISC har översatts till RISC-instruktioner internt. Den mobila marknaden, som utvecklats oberoende av Windows, som snart fast på ARMEN marker, som används för RISC-design för att vara långt mer energieffektivt. RISC kan sägas ha vunnit över hela linjen.
SE: Hur man bygger en framgångsrik utvecklare karriär (gratis PDF)
För det 21: a århundradet hårdvara designers, men både x86 och ARM-chips har en stor nackdel: kostar. Denna kostnad är inte bara för kisel, och det är för immaterialrätt, främst patent, att de stora företagen äger och ansvarar för ARM genom licensiering tusentals partners, Intel av befintliga i en orolig duopol med AMD.
RISC-V syftar till att bryta upp den egna hålla på processorn design på exakt samma sätt som öppen källkod befriade stora delar av industrin.
Bild: RISC-V-Stiftelsen
RISC-V tekniska
RISC-V är en klassisk RISC-arkitektur byggts om till modern tid, och har fått sitt namn som den femte största RISC-arkitektur för att komma från University of California, Berkeley.
Vid dess hjärta finns en rad 32 register som innehåller processor som körs stat, data som omedelbart opereras, och städning information. Detta utbud är tillräckligt stor för att minimera behovet av att få tillgång till externt minne för en hel del grundläggande CPU uppgifter, vilket minskar energiförbrukningen och ökar hastigheten. RISC-V kommer i 32-bitars och 64-bitars varianter, med register storlek förändras för att matcha. En 128-bitars version är på gång.
Instruktionen som — låg-nivå-kommandon processorn direkt kan tolka — är mycket enkel och mycket modulär. En RISC-V-core kan byggas med bara enkla heltal instruktioner, utan även multiplicera eller dividera. Eller det kan ha dessa extra, floating-point-tillägg (med ytterligare 32 register), och komprimerade instruktioner.
Komprimering är en viktig del av RISC-V. Den ursprungliga RISC begreppet hastighet uppnås genom att ha sin instruktion kodas i en form som var mycket enkel och snabb för hårdvaran för att avkoda och kör — inga särskilda fall, allt för att passa in i en och samma ram. Detta kan dock vara mycket minne ineffektivt som instruktion mall har framtagits för att kunna tillgodose alla möjligheter huruvida en viss verksamhet behöver dem eller inte.
Komprimering bryter denna regel, och låter en kompilator passa många fler instruktioner i ett visst område i minnet. Instruktioner är av varierande längd, som de är i x86 CISC. Till skillnad från x86, men, som skapades för bit under många år, RISC-V variabel längd system är från början utformade för att ge processor hårdvara så lätt som möjligt att känna av hur långa de är och låta det snabbt avkoda dem och samtidigt hantera dess interna instruktion köer. Köhantering är där de flesta moderna processor-arkitekturer få sin hastighet.
Kärnan RISC-V-specifikationen är certifierade för att bli fri från patent påhäng, och är licensierade under Creative Commons CC BY 4.0. Detta kräver inte eller innebär att tillägg måste vara lika fri och öppen — designers kan innehålla licensierad aspekter i deras tillägg om de vill. Den viktigaste punkten är att den är utbyggbar arkitektur utan att förlora i effektivitet.
Bild: RISC-V-Stiftelsen
RISC-V praktikaliteter
RISC-V-Stiftelsen har mer än 200 medlemmar, inklusive Samsung, Google, Nvidia, Western Digital, NXP, Micron och Qualcomm, för att inte tala Raspberry Pi. Den fullständiga listan finns många universitet, teleoperatörer, tillverkare av chip och de som producerar design och verifiering verktyg — en förutsättning för att de grundläggande spec är att förvandlas till riktiga kärnor.
Själva hårdvaran och mjukvaran är tunna på marken. RISC-V hemsida listar ett antal verktyg för design, uppstart byggare, programmeringsspråk och operativsystem — inklusive Fedora Linux — blandade stabilitet och funktionalitet. Det finns ett antal chip simuleringar, modeller som kan placeras i en FPGA programmerbara logik-chip, eller ens förvandlas till ett custom chip om du har den teknik och kunskap, men endast sex faktiska marker som är meddelade. Tillgänglighet är definitivt att fråga först.
Men, ett företag som satt upp ett uttryckligt stöd RISC-V-chip-produktion, SiFive, har en online chip-design verktyg som bygger ett custom chip som bygger på ett stort antal alternativ. Företaget har redan skickats 2,500 utveckling styrelser, och under förutsättning att utformningen för vad som sägs vara den första RISC-V-chip i en konsumentprodukt, Huami Amazfit fitness band.
Både Western Digital och Nvidia har sagt att de kommer att använda RISC-V i en mycket nära framtid, Nvidia är att ersätta sin egen Falcon inbäddad styrenhet som används för hantering i sin grafik kort, medan Western Digital säger att det kommer att börja använda RISC-V-styrenheter i några av sina hårddiskar från och med 2020.
SE Särskild rapport: Ridning DevOps revolution (gratis PDF)
NXP har producerat VEGAboard, en utveckling styrelse som innehåller två RISC-V-kärnorna tillsammans med två Armar, men i skrivande stund har inget lager och kommer bara att ge det till kvalificerade akademiker eller utvecklare — det är inte (ännu) för försäljning.
RISC-V är också en Brexit mottagaren. Efter att slåss för år för att få större anslag för Europeiska High Performance Computing-projektet bygger på EU-teknik och därmed baserade på ARM, Mateo Valero, grundare och chef för Barcelona Supercomputing Center, berättade RISC-V Workshop i Barcelona, Maj 2018, som allt gick fel i ett par månader.
“Efter att övertyga Europeiska politiker, vad händer då? Brexit och Softbank [den Japanska företag som köpt ARM i juli 2016]. Så ARM är inte Eu något mer”.
Som ett resultat av den Europeiska Processor Initiativ meddelade i 2018 — inrättades för att skapa en infödd Europeiska hårdvara arkitektur, baserad på RISC-V. Första produkterna väntas i två år, med syfte att ge Europa den tredje snabbaste superdatorn i världen.
Western Digital säger att det kommer att börja använda RISC-V-styrenheter i några av sina hårddiskar från och med 2020.
Bild: Western Digital
RISC-V: kommer det att vinna?
Detta är ingen tvekan om att RISC-V är i en mycket stark teknisk position, som bygger på decennier av praktisk arkitektonisk upplevelse och locka till sig stöd från hela branschen. Men det är ett stort steg från att antas som en inbäddad kärnan i fristående enheter för att bygga den typ av ekosystem där de kostnader och resultat fördelar uppväger risken av att inte ha fullt validerade, off-the-shelf lösningar för buss design, samverkan och ett långsiktigt stöd. Det är fortfarande ingen certifiering process, ingen standardisering för en del familjer eller förpackningar, och ingen plug-and-play-när som helst av hårdvara eller mjukvara stackar.
Men samma sak gäller för Linux, i början. Framgångsrika modeller finns för att uppnå alla dessa, genom ett öppet samarbete mellan branschens aktörer-stora och små. Närvaro vid RISC-V händelser växer snabbt. Det är en hel del arbete att göra, men en hel del resurser, motivation och färdigheter som åtagit sig att göra det. RISC-V kan misslyckas med att uppfylla sin potential, för många anledningar, men ingen ny arkitektur i decennier har haft en så bra chans att lyckas.
DE SENASTE OCH RELATERAT INNEHÅLL
Öppen källkod AI marker att göra Gröna Vågor: att Föra energieffektivitet till IoT-arkitektur
Vad händer om maskinen lärande program på kanten var möjligt att tänja på gränserna av storlek och energieffektivitet? GreenWaves gör detta, som bygger på en öppen källkod parallella ultra low power processor-arkitektur. Även om det är tidiga dagar, konsekvenser för sakernas internet, arkitektur och energieffektivitet kan vara dramatisk.Vad Linus Torvalds verkligen tycker om ARM-processorer
I ett senare inlägg, Torvalds delade några tankar om ARM-processorer och servrar, och folk tyckte att han var avfärda ARM: s framtid på servrar och molnet. Här är vad han egentligen menade.Amazon, Huawei insatser visa att flytta till AI-centrerad marker fortsätter
Två expertrapporter denna vecka från gotländska marker observatörer visa varför den senaste tidens trend att utforma nya marker för AI kommer att rulla på i många år framöver.Varför Intel x86 måste dö: Vår cloud-centrerad framtid beror på öppen källkod marker
Kanske Härdsmälta och Spectre buggar är drivkraften för att göra långa försenade ändringar i kärnan DNA halvledarindustrin och hur chip arkitekturer är utformade.Western Digital kommer öppen källkod SweRV RISC-V CPU modeller och verktyg (TechRepublic)
Western Digital är öppen för sourcing genomförandet av RISC-V och utveckling verktyg för att främja antagandet av ISA över lagring och andra industrier.RISC-V och Linux Foundations kommer att samarbeta för att främja en öppen källkods CPU (TechRepublic)
Linux Foundation är fast bakom RISC-V, extensible ISA som syftar till att avsätta Arm i inbyggda, låg effekt, och tillämpningar av sakernas internet.Här är ARM: s största anti-RISC-V argument och varför de inte är vettigt (TechRepublic)
Inför tävlingen, Arm Holdings försökt att göra ett mål mot RISC-V, men försök har rönt betydande negativa åsikter från anställda och industrin.Hi-Five Loss: Den första Linux-kompatibel RISC-V enda ombord datorn är här (TechRepublic)
SiFive har öppnat för beställningar från Hi-Fem Unleashed, en enda dator med hjälp av royalty-fri RISC-V ISA. Här är vad du behöver veta.
Relaterade Ämnen:
Processorer
Affärssystem
Linux
Utvecklare
Säkerhet