Un progettista di chip per computer deve pensare a molte cose, come gli alberi degli orologi.
“Ogni volta che si inserisce l'albero dell'orologio, è un passaggio molto difficile”, ha detto a ZDNet Kam Kittrell, direttore senior del gruppo di gestione dei prodotti presso Cadence Design Systems, uno dei principali costruttori di strumenti per i progettisti di chip, in un'intervista tramite Zoom.
L'oggetto della discussione è stato quello che Cadence chiama il suo Cerebrus Intelligent Chip Explorer, un programma software appena rilasciato pensato per assistere i progettisti di chip utilizzando l'apprendimento automatico per automatizzare alcuni dei passaggi coinvolti.
Cerebrus fa parte della catena di strumenti, come viene chiamato, che Cadence vende che va da un linguaggio di altissimo livello “fino all'ultimo via e filo”, come dice Kittrell, le singole parti di un chip. È come una catena di montaggio di centinaia di passaggi, come osserva, e Cerebrus inserisce un nuovo segmento in quella catena di montaggio che riprende parte del lavoro manuale di un designer e lo automatizza con routine di apprendimento automatico.
Cadence afferma che Cerebrus può aumentare la produttività dei progettisti di chip umani di un ordine di grandezza, aumentando anche i tre parametri principali della qualità del chip – prestazioni, efficienza energetica e compattezza dell'area quadrata – fino al 20%. Queste tre metriche sono in genere indicate come “PPA”, potenza, prestazioni, area.
Cerebrus funziona su AWS e altre piattaforme cloud, ma può anche essere eseguito in sede.
Inoltre: Il deep learning di Google trova un percorso critico nei chip AI
L'impulso per lo strumento è il fatto che la complessità dei chip viene accelerata mentre la produzione dei chip deve far fronte a vincoli fisici sempre più impegnativi nella rottura della Legge di Moore vicino alla scala atomica.
“Alcuni anni fa, erano i telefoni cellulari a guidare la progettazione dei chip, e poi è arrivato il cloud, e poi c'è il 5G sopra di esso e l'intelligenza artificiale”, è il modo in cui Kittrell ha riassunto il progresso delle tecnologie che hanno bisogno di essere integrato su chip. “E le case automobilistiche affermano di aver bisogno di 5G e intelligenza artificiale insieme, e i chip stanno diventando sempre più difficili da progettare”.
Con il restringimento dei transistor a dimensioni di tre miliardesimi di metro nelle parti progettate da Apple, Intel e altri, e l'impacchettamento di più miliardi di quei transistor in un'area che misura forse solo un paio di millimetri quadrati, soddisfacendo tutti quei e le funzionalità 5G in un'unica parte in base ai requisiti PPA sono scoraggianti.
“Abbiamo più vettori che si uniscono e diventa sempre più difficile man mano che entriamo in nodi tecnologici più profondi”, ha affermato Kittrell.
Il segreto del perché Cerebrus funziona è che la catena di strumenti è già “molto algoritmica”, ha affermato Kittrell. Gli ingegneri hanno già l'abitudine di calcoli multivariati per arrivare a soluzioni ottimali. “Questi sono problemi davvero difficili da risolvere per la matematica.”
Per provare diverse soluzioni a questi problemi, i programmatori eseguono esperimenti.
“Prendi un miliardo di istanze di una netlist”, le descrizioni della macchina delle parti che si incastrano per creare un circuito, “e sono tutte collegate insieme” e il problema di ottimizzazione è uno di ” dove li metti per ridurre la distanza di connettività, come li colleghi con cinque strati di metallo”, ha detto.
I migliori programmatori possono eseguire da tre a cinque esperimenti in qualsiasi momento, ha affermato Kittrell. Cerebras può correre da 50 a 100 contemporaneamente.
“Gli dai un vettore, cosa ti interessa”, tra i PPA, ha spiegato Kittrell. Cerebrus “può trovare rapidamente una buona strada per una soluzione”. Un ingegnere può mantenere una variabile costante, come l'area del chip, e far sperimentare a Cerebrus le altre metriche. Alla fine degli esperimenti, Cerebrus riprodurrà gli esperimenti per mostrare ogni passaggio dell'ottimizzazione e un ingegnere può utilizzare qualsiasi punto lungo quella catena di passaggi come nuovo punto di partenza per una nuova ottimizzazione.
Le ottimizzazioni possono anche essere salvate, in modo che un cliente possa accumulare una libreria di ottimizzazioni che poi diventino una base per il lavoro futuro.
I clienti Cadence, come Renesas del Giappone, che produce chip industriali e automobilistici, nonché la divisione di produzione di chip a contratto di Samsung, affermano che Cerebrus ha contribuito a migliorare il PPA dei loro chip e gli ingegneri produttività.
Il coraggio per creare Cerebrus è ciò che è noto come apprendimento per rinforzo. Tuttavia, Kittrell ha rifiutato di specificare i dettagli dell'approccio RL. “Non stiamo rivelando molti dettagli se non che si tratta di ML con capacità di apprendimento per rinforzo”, ha affermato, osservando che il campo dell'intelligenza artificiale nella progettazione di chip è “un'area altamente competitiva in questo momento”.
Cadence ha ovviamente accumulato un patrimonio di conoscenze specifiche sul processo di progettazione del chip e questo può servire a informare l'RL.
Il che ci porta a guardare gli alberi.
Nel caso non lo sapessi, gli alberi di clock sono un modo in cui il battito di tamburo fondamentale di un chip di computer, il segnale di clock oscillante che mantiene la cadenza delle operazioni, viene distribuito attraverso i circuiti del chip.
Il problema è che fare un buon albero dell'orologio non è qualcosa che può essere fatto da solo. Idealmente può essere fatto in combinazione con numerose altre variabili, in una sorta di modo olistico, per risolvere il problema della PPA. “È molto difficile ottenere un buon albero di clock, ma a volte non sai se è buono fino a quando il resto del chip non è finito”, ha spiegato Kittrell.
Con l'aiuto di RL di Cerebrus, la frequenza di clock può diventare solo una variabile impacchettata per creare il miglior chip possibile.
I modelli RL che utilizza Cerebrus di solito non sono addestrati in un modo particolare in anticipo, perché “tutto ciò che ho pre-addestrato può essere come un vaso di cristallo, metti un chip e il tutto è rovinato”, dato il vasto numero di variabili , ha spiegato Kittrell. “Quindi il requisito è che anche senza formazione dovremmo essere in grado di trovare soluzioni velocemente”.
Inoltre: Google ha utilizzato l'intelligenza artificiale per gamificare il design dei chip dei computer
Alla allo stesso tempo, i risultati degli esperimenti precedenti possono essere adattati a un nuovo insieme di variabili.
Alla domanda su quanto di Cerebrus sia stato progettato internamente, Kittrell ha osservato, “ovviamente siamo sulle spalle di molta buona tecnologia”, spiegando che la ricchezza di software open source prontamente disponibile su cui costruire significa ” non saremmo arrivati a questo cinque o sei anni fa.” Allo stesso tempo, Cadence sta depositando brevetti sul programma Cerebrus e investendo nel suo continuo sviluppo.
Alla domanda se il programma sostituirà l'invenzione umana, Kittrell ha affermato che c'è ancora spazio per immaginare possibilità che non esistono nemmeno.
Potresti aver sentito parlare del recente lavoro di Google che utilizza il deep learning per risolvere il problema di trovare una buona planimetria per il layout del circuito. Kittrell, che conosce gli autori del lavoro, considera il lavoro di Google come una “ispirazione”, ma prevede che non sostituirà gli ingegneri umani che utilizzano strumenti.
“La domanda di ingegneri in questo momento è alle stelle”, ha affermato Kittrell, “e consentiremo alle persone di svolgere il lavoro con gli ingegneri che hanno ora, piuttosto che mettere chiunque sul pane
Ha aggiunto: “Saremo lieti di confrontarci con i ragazzi di Google.”
Argomenti correlati:
Hardware Digital Transformation CXO Internet of Things Innovation Enterprise Software 