Intels arkitektchef, Raja Koduri.
Behandlingen af neurale netværk til kunstig intelligens er ved at blive en hoveddel i arbejdsbyrden for alle slags chips, ifølge chipgiganten Intel, der torsdag afslørede detaljer om kommende processorer under sit årlige “Arkitekturdags” ritual.
“Neurale net er de nye apps,” sagde Raja M. Koduri, senior vice president og general manager for Intels Accelerated Computing Systems and Graphics Group, i et interview med ZDNet via Microsoft -teams.
“Det vi ser er, at alle stik, det er ikke CPU, GPU, IPU, alt vil have matrixacceleration,” sagde Koduri.
Koduri overtog Intels nyoprettede Accelerated Computing Unit i juni som en del af en bred omorganisering af Intels ledende ledelse under administrerende direktør Pat Gelsinger.
Koduri hævdede Intel ved at fremskynde matrixmultiplikationerne i hjertet af neurale netværk, Intel vil have de hurtigste chips til maskinlæring og dyb læring og enhver form for kunstig intelligensbehandling.
Også: Intel danner Accelerated Computing, software forretningsenheder
“Vi er den hurtigste AI -CPU, og vores Sapphire Rapids, vores nye datacenterarkitektur, er den hurtigste til AI -arbejdsbyrder, vores nye GPU'er, ingen hidtil, der har været snesevis af opstart, men ingen slog Nvidia på et træningsbenchmark, og det har vi demonstreret i dag. ”
Intel viste en demonstration, hvor dens kommende stand-alone GPU, Ponte Vecchio, bested Nvidias A100 GPU i en fælles benchmark neurale netværksopgave, der kørte ResNet-50 neuralt netværk til at kategorisere billeder i fra ImageNet bibliotek med fotografier.
Intel hævder, at pre-prodution-versioner af sin Ponte Vecchio GPU bedst kan Nvidia på et standardmål for neurale netværksydelse i deep learning-applikationer, hvor ResNet-50 neuralt netværk skal trænes til at behandle tusindvis af billeder pr. Sekund fra ImageNet-billedsamlingen .
Intel hævder, at Ponte Vecchio også kan skabe forudsigelser hurtigere med ResNet-50 på ImageNet sammenlignet med Nvidia og andre i såkaldte inferene opgaver.
I demonstrationen hævder Intel, at Ponte Vecchio i præ-produktion silicium er i stand til at behandle over 3.400 af billederne på et sekund og toppe tidligere registreringer af 3.000 billeder. Det er til neuralt netværkstræning. Inferensområdet, når et uddannet neuralt net laver forudsigelser, er Ponte Vecchio i stand til at forudsige mere end 43.000 billeder på et enkelt sekund og toppe det, det nævner, som den konkurrerende topscore på 40.000 billeder pr. Sekund.
Intels Xeon -chips har en tendens til at dominere markedet for AI -slutning, men Nvidia har gjort indhug. Intel har en lille andel i neuralt netværkstræning, mens Nvidia dominerer feltet med sine GPU'er.
Koduri sagde, at virksomheden har til hensigt at konkurrere mod Nvidia i den årlige bake-off af AI-chips, MLPerf, hvor virksomheden hævder pralende rettigheder på ResNet-50 og andre sådanne benchmarkopgaver.
Arkitekturdagen fokuserer på Intels køreplan for, hvordan dens chips design af kredsløb vil placere transistorer og de funktionelle blokke på chippen, såsom aritmetiske logiske enheder, cacher og rørledninger.
En arkitekturændring, for Intel eller for enhver virksomhed, bringer nye “kerner”, hjertet af processoren, der styrer, hvordan “datapaten” styres, hvilket betyder, lagring og hentning af tal og kontrolsti, betydning, bevægelsen af instruktioner omkring chippen.
Mange aspekter af de nye CPU'er er tidligere blevet afsløret af Intel, herunder på sidste års arkitekturdag. Virksomheden skal få softwaredesignere til at tænke over og arbejde videre med sine processorer år før de er klar til at rulle af banen.
For eksempel har verden vidst, at Intel ville bringe en ny CPU til klientcomputing på markedet, kaldet Alder Lake, som kombinerer to slags CPU'er. Torsdag meddelte Intel, at de ville omdøbe disse to, tidligere kodenavnet Golden Cove og Gracemont, til “Performance Core” og “Efficient Core”. Flere detaljer om det fra ZDNet's Chris Duckett.
Også: Intel afslører Alder Lake hybridarkitektur med effektive og ydelseskerne
Blandt de nye oplysninger i dag er, at de nye CPU'er vil gøre brug af en hardwarestruktur kendt som “Thread Director”. Thread Director tager kontrol over, hvordan udførelsestråde er planlagt til at blive kørt på processoren på en måde, der tilpasser sig faktorer som energiforbrug, for at modtage operativsystemet i nogle af den rolle.
“Hele måden, hvorpå operativsystemet interagerer med hardware, er en hardwareinnovation.” Intel-tråddirektør “giver telemetri på lavt niveau om kernens tilstand og trådens instruktionsblanding, hvilket giver operativsystemet mulighed for at placere den rigtige tråd på den rigtige kerne på det rigtige tidspunkt.”
Thread Director, en hardwareplanlægning, der overtager noget ansvar for styring af instruktionstråde fra operativsystemet, var et af de nye emner, der blev diskuteret på Intels archticture -dag.
Intel
En anden ny afsløring er hvordan chipsene vil gøre brug af hukommelsesbåndbredde -teknologier. For eksempel vil Intels kommende datacenterprocessor, Sapphire Rapids,
Alder Lake understøtte PCIe Gen 5, DDR 5 hukommelsesgrænseflader, blev det afsløret.
Intel afslørede, at den kommende datacenterprocessor, Sapphire Rapids, den næste æra i sin Xeon -familie, vil have visse ydelsesaspekter. For eksempel vil chippen udføre 2.048 operationer pr. Urcyklus på 8-bit heltal datatyper ved hjælp af det, Intel kalder sin AMX, eller “avancerede matrixudvidelser”. Igen er der lagt vægt på neurale netoperationer. AMX er en særlig form for matrixmultiplikationsevne, der fungerer på tværs af separate fliser på en chip. Sapphire Rapids består af fire separate fysiske fliser, der hver har CPU og accelerator og input/output -funktioner, men som ser ud til operativsystemet som en logisk CPU.
Intel hævder, at Sapphire Rapids er optimeret til AI via udvidelser som AMX.
Intel
Sapphire Rapids er et eksempel på, hvordan Intel i stigende grad ser på den fysiske konstruktion af chips på tværs af flere substrater som en fordel. Brugen af flere fysiske fliser, for eksempel i stedet for en monolitisk halvleder-dør, gør brug af, hvad Intel duber sin indlejrede multi-die-sammenkoblingsbro.
Torsdagens præsentation bød også på masser af diskussion af Intel-procesteknologi, som virksomheden har søgt at rette op på efter fejltagelser i de seneste år.
På grund af grænserne for Moores lovs traditionelle skalering af transistorstørrelse, sagde Koduri, er det vigtigt at udnytte andre fordele, som Intel kan bringe i chipfremstilling, herunder stabling af flere matricer i en pakke.
“I dag er det langt vigtigere for arkitekter at udnytte hvert værktøj i vores proces og emballage værktøjskiste, end det var for et årti siden at bygge disse ting,” sagde Koduri. “Før var det, ja, ja, ja, den traditionelle Dennard -skalering, Moores lov tog sig af det, tag min nye CPU, sæt den på den nye procesknude, du får det gjort.”
Han henviste til observationen fra Robert Dennard, en videnskabsmand ved IBM, i 1970'erne, at efterhånden som flere og flere transistorer er pakket ind i et firkantet område af en chip, går strømforbruget for hver transistor ned, så processoren bliver mere strømeffektiv. Dennard Scaling betragtes som værende effektivt død, ligesom Moores lov.
Både Alder Lake og Sapphire Rapids vil blive bygget af Intel ved hjælp af, hvad det kalder sin “Intel 7” procesteknologi. Det er en omdøbning af det, der var blevet kaldt “10nm Enhanced SuperFin”, hvorved virksomheden tilføjer en mere effektiv der-dimensionel transistor, en FinFet, til 10-nanometerprocessen for større effektivitet i energiforbruget. (Betegnelsen Intel 7 er en del af en bred omdøbning af Intels procesteknologi, som virksomheden afslørede i juli.)
På samme tid vil nogle dele af Intels dele blive fremstillet ved hjælp af produktion hos Taiwan Semiconductor Manufacturing, som leverer Intels konkurrenter. Dette skridt til at outsource selektivt er en forlængelse af Intels eksisterende brug af outsourcet transistorproduktion. Det er, hvad administrerende direktør Gelsinger har kaldt Intels “IDM 2.0” -strategi.
Også: Intel: Databåndbredde, sparsomhed er de to største udfordringer for AI -chips
I dag, sagde Koduri, “er det en guldalder for arkitekter, fordi vi skal bruge disse værktøjer meget mere effektivt.” Koduri gentog et krav, der blev fremsat i 2019 af U.C. Berkeley -professor David Patterson, at computerarkitekter skal kompensere for enhedsfysikken, der betyder, at Moores lov og Dennard Scaling ikke længere dominerer.
Selvom Nvidia fortsætter med at innovere i GPU'er og nu planlægger at afsløre sin egen CPU, “Grace” i de kommende år, og med opstart som Cerebras Systems, der bygger helt nye slags chips, er målet for Intel i AI ikke simpelthen for at gøre dets processorer mere AI -venlige. Det må være at ændre den måde, hvorpå AI -arbejdet foregår i sit arbejde.
På spørgsmålet om, hvordan Intels forskellige innovationer kan ændre den måde, neurale netværk er bygget på, sagde Koduri, at de mange slags processortyper, der nu formerer sig hos Intel og andre steder, bliver nødt til at samarbejde meget mere og fungere mindre fra hinanden for at samarbejde om opgaver.
“Arbejdsbelastningerne går helt sikkert i den retning, hvor disse ting, der kaldes CPU'er, GPU'er, DPU'er og minder, taler mere til hinanden end de taler til hinanden lige nu.”
“De vil tale med hinanden, de vil være i tættere samarbejde mellem disse ting for at få arbejdet udført, end du har set i de første fem år med dyb læring.”
Koduri omtalte perioden 2016 til 2021 som “de første fem år med dyb læring”, som han ser det. “De næste fem år vil bringe alle disse ting mere tæt sammen.”
skal læse
AIs etik: Fordele og risici ved kunstig intelligens
Den stigende AI -skala øger indsatsen for store etiske spørgsmål .
Læs mere
Relaterede emner:
Hardware Digital Transformation CXO Internet of Things Innovation Enterprise Software 