“Il margine è essenzialmente un calcolo del rischio, e questa è una cosa assolutamente impossibile da fare per un essere umano”. spiega Aart de Geus, amministratore delegato del produttore di software per la progettazione di chip Synopsys. “Una macchina ottimizzerà tutto.”
L'intelligenza artificiale è sempre più utilizzata nella progettazione di semiconduttori e uno dei suoi vantaggi è che la tecnologia AI esplorerà i compromessi di progettazione che gli esseri umani rifiuterebbe anche solo di prendere in considerazione.
Consideriamo il concetto di margine, per esempio. I progettisti lasceranno un margine di errore quando posizionano i circuiti su un chip, per anticipare errori nella produzione che potrebbero, ad esempio, alterare la tempistica di un segnale che si fa strada intorno al chip. Un essere umano vuole lasciare un margine di errore il più ampio possibile. Una macchina sarà più audace.
“Il margine è essenzialmente un calcolo del rischio, e questa è una cosa assolutamente impossibile da fare per un essere umano”, spiega Aart de Geus, amministratore delegato del produttore di software per la progettazione di chip Synopsys.
“Una macchina ottimizzerà tutto, tutto.” Ciò significa che una macchina correrà dei rischi, restringendo il margine di errore oltre ciò che gli umani considerano accettabile.
De Geus ha parlato con ZDNet prima di un discorso programmatico che terrà lunedì alla conferenza annuale sui chip per computer Hot Chips per informatica avanzata. La conferenza si terrà virtualmente quest'anno.
Anche: AI in panchina: Cadence offre l'apprendimento automatico per semplificare la progettazione dei chip
De Geus stava spiegando a ZDNet un'espansione della tecnologia AI nel software dell'azienda che era in fase di realizzazione da diversi anni.
Il programma, chiamato DSO.ai, è stato introdotto per la prima volta un anno fa a maggio. Quel programma era originariamente in grado di ottimizzare la disposizione dei circuiti nella planimetria del chip, il modo in cui viene utilizzata l'area bidimensionale.
L'argomento del discorso di apertura di de Geus lunedì è come Synopsys è espandendosi oltre l'ottimizzazione del layout fisico di un chip per ottimizzare altri fattori.
Uno è quello che viene chiamato l'architettura. Un'architettura di chip si riferisce a quali tipi di circuiti e quali tipi di blocchi funzionali dovrebbero essere utilizzati sul chip, come unità logiche aritmetiche, cache, registri e pipeline.
“Di recente, siamo passati ora all'inizio delle decisioni di microarchitettura, e quindi ad esempio ora possiamo ottimizzare anche la planimetria e lo schema di clock”, ha affermato de Geus.
Oltre al layout del circuito fisico e alle decisioni architetturali, Synopsys sta ora lavorando su un terzo vettore per l'ottimizzazione, quello che viene chiamato l'aspetto funzionale, o comportamento, del chip.
Inoltre: Il futuro della produzione di chip si basa fortemente sull'intelligenza artificiale per individuare i difetti, afferma Applied Materials
Ciò include lo sviluppo di un una sorta di ciclo di feedback in cui il software che alla fine verrà eseguito dal chip è modellato come una variabile rispetto alla quale ottimizzare il design logico e fisico.
“Una svolta che francamente pensavo non sarebbe stata facilmente realizzabile è che ora abbiamo anche la possibilità di guardare il software che verrà eseguito sul chip, fare un'analisi dei picchi di utilizzo previsti, i momenti di grande potenza, e ottimizzare il chip contro quello”, ha spiegato de Geus.
L'obiettivo finale è stabilire alcuni imperativi per il programma di progettazione del chip e lasciare che capisca tutto da solo.
“Inizia con le specifiche del chip, prendi alcune decisioni architettoniche, automatizziamo tutto il resto”, così de Geus ama descrivere la visione.
Nell'uso iniziale dei tre vettori, de Geus ha affermato che Synopsys ha visto un “chip iper-scaler”, il tipo di cosa che sarebbe stata utilizzata in un data center per enormi tipi di calcolo – inclusa l'intelligenza artificiale – che era in grado di avere il suo consumo energetico ridotto del 27%.
“La potenza è stata ridotta, ma ora che puoi accedere al software, sei in un altro campionato, perché la riduzione della potenza è sempre stata difficile, ma è estremamente difficile stimarla”, ha affermato de Geus. I chip sono come un rubinetto: quando sono inattivi, possono avere piccoli gocciolamenti, potenza di dispersione, che è una cosa relativamente stabile da misurare, ha detto. Ma la potenza dinamica, simile all'apertura e alla chiusura di un rubinetto, è molto meno prevedibile.
“La potenza è, secondo me, la caratteristica fisica più difficile di qualsiasi cosa facciamo”, ha affermato de Geus. “Perché va letteralmente dalla natura stessa dei materiali utilizzati nella produzione, dalla configurazione di un singolo transistor e così via, fino al dominio applicativo.”
Samsung è il primo cliente di Synopsys ad affermare di aver fabbricato un chip ottimizzato con il software DSO.ai.
Lo strumento di Synopsys si basa su una forma di apprendimento automatico nota come apprendimento per rinforzo. Quella tecnologia è stata utilizzata dall'unità DeepMind di Google con grande efficacia per realizzare il programma Alpha Zero che ha battuto tutti i giocatori umani nel 2016 alle partite di Go e scacchi.
Negli ultimi due anni, Google ha esteso l'apprendimento automatico all'automazione della progettazione dei chip, ma solo nell'ambito del primo vettore menzionato, il layout fisico. “Google sta esaminando la parte del posizionamento e ciò per cui stiamo ottimizzando non è il posizionamento, ma la sintesi e i tempi, l'ottimizzazione fisica e di test”, ha affermato de Geus. “La complessità è molto grande” nel design del chip, ha sottolineato, lasciando molto spazio per esporre le ottimizzazioni.
Tale automazione tramite l'apprendimento automatico si sta diffondendo a tutti i partecipanti ai semiconduttori. Cadence Design, rivale di Synopsys, ha discusso di come il suo strumento Cerebrus possa apportare miglioramenti del 20% o più alle prestazioni del chip, al consumo energetico e all'utilizzo dell'area.
And Applied Materials, il più grande produttore mondiale di strumenti per la produzione di semiconduttori per fatturato, quest'anno ha presentato SEMVision, un programma software di ispezione dei difetti che utilizza l'apprendimento automatico per classificare i tipi di difetti su un wafer di silicio in un modo che si adegua alle nuove informazioni.
Per de Geus, la diffusione dell'IA in tutta la catena degli strumenti di progettazione dei chip è una conseguenza naturale della diffusione dell'IA in tutto il mondo. In una sorta di gigantesco ciclo di feedback, la proliferazione di dati, resa possibile da chip più veloci, sta accelerando l'attività di utilizzo di quei chip per analizzare tutto, il che a sua volta crea una maggiore richiesta di velocità, esercitando ulteriore pressione sui produttori di chip per migliorare le prestazioni .
“Ho sempre pensato che la legge di Moore fosse l'ultima spinta verso l'alto: improvvisamente puoi fare cose che prima non potevi fare”, ha osservato de Geus. “Ora, la gente dice, sto facendo un po' di apprendimento automatico, il che è fantastico, ma perché le tue patatine sono così lente!”
Il risultato, ha detto, è “Ora questa montagna [della legge di Moore] è completata dall'opposto, che è questo imbuto verso il basso – una spinta tecnologica verso un'attrazione -onomica”, ha detto, riferendosi all'attrazione economica delle persone che vogliono fare di più per migliorare i risultati aziendali.
Sotto la pressione del push and pull, l'intelligenza artificiale potrebbe essere il modo per trovare nuove soluzioni per rompere il collo di bottiglia, proprio come Alpha Zero ha trovato soluzioni che gli umani non hanno mai visto in Go e negli scacchi nonostante le regole sono evidenti da centinaia o migliaia di anni.
“Per me non sono sorprendenti, ma per me sono interessanti”, ha detto de Geus dell'approccio AI al design.
“Quando ottimizzi tutto, riduci il margine in tutto”, ha spiegato de Geus. “Tranne che ci sono molti punti sul chip in cui puoi effettivamente aumentare il margine e questo statisticamente rende il tuo rendimento più alto”.
Rendimento significa quanti buoni chip possono essere ottenuti da un singolo wafer di silicio, la domanda economica essenziale per tutti i produttori di chip e i loro fornitori come Taiwan Semiconductor Manufacturing.
Un margine di errore più ristretto è un margine per un rischio maggiore , ma il rischio è, ancora una volta, qualcosa che gli umani trovano difficile e spesso inaccettabile.
Ciò include “rischi in cui [gli umani] non sanno quali sono le dipendenze dalle altre parti del progetto”, ha detto de Cavolo.
da leggere
Etica dell'intelligenza artificiale: vantaggi e rischi dell'intelligenza artificiale
La scala crescente dell'intelligenza artificiale sta aumentando la posta in gioco per le principali questioni etiche.
Ulteriori informazioni
Argomenti correlati:
Digital Transformation CXO Internet of Things Innovation Enterprise Software Smart Cities 