Oggi, se si vuole costruire un high-performance computing device, si può quasi certamente trovare tutto il software necessario, libero e aperto. Lo stesso non è vero per il chip del processore che esegue che il software libero — qualunque sia la scelta, un pezzo di quello che si paga andrà su hardware proprietario licenze per Intel, ARM, o i loro amici.
RISC-V, si pronuncia ‘il Rischio Cinque’, è una nuova architettura, che è disponibile in open, free e non-restrittive licenze. Ha diffuso il supporto del settore dal chip e i produttori di dispositivi, ed è progettato per essere liberamente aggiornabile e personalizzabile per adattarsi a qualsiasi nicchia di mercato. Per essere un successo, tuttavia, che deve eseguire tecnicamente oltre che essere economico per progettare, verificare e programmare. Ha entusiasti sostenitori, ma ha anche una concorrenza enorme che è stato scavato nel cuore di decenni.
RISC nella storia
Una delle verità fondamentali dell’informatica, rivelato da Alan Turing, è che qualsiasi computer, in teoria, può affrontare qualsiasi problema. Un altro è che se si può fare in hardware si può fare in software, e viceversa. Sistemi del mondo reale, tuttavia, sono limitati dalla velocità, efficienza e risorse. Diverse architetture di processore fare diversi compromessi.
Nel 1980, ci fu una battaglia tra chip con più speciale unità hardware per far fronte a specifiche situazioni — CISC, o Complessi Instruction Set Computing — e quelli che ha mantenuto l’hardware semplice, veloce e general-purpose, e a sinistra la complessità del software.
Questo approccio, chiamato Ridotto ISC o RISC, sembrava perdere in un primo momento, Intel è salito a overlord di stato, con la sua CISC x86 chips. Processori RISC, come Sun Microsystem SPARC e IBM PowerPC, si indebolì ma mai superato Intel, che è stato simbiotico con Microsoft pesantemente Intel-centric di Windows. Sotto il cofano, però, Intel del chip erano notevolmente RISC-like, con il CISC caratteristiche tradotto in istruzioni RISC internamente. Il mercato della telefonia mobile, che si è evoluta in modo indipendente di Windows, subito si stabilirono su chip ARM, che ha usato RISC design per essere molto più efficiente. RISC si può dire che hanno vinto la causa di tutto il consiglio.
VEDI: Come costruire un successo di carriera di sviluppatore (free PDF)
Per il 21 ° secolo, progettisti hardware, però, sia x86 e ARM i chip hanno un grave inconveniente: il costo. Che il costo non è solo per il silicio, per la proprietà intellettuale, principalmente brevetti, che le grandi aziende sono in possesso di carica e per il BRACCIO, attraverso la concessione di migliaia di partner, Intel esistente in un disagio duopolio con AMD.
RISC-V mira a spezzare il proprietario hold sul processore design esattamente allo stesso modo che il software open-source liberato enormi porzioni di settore.
Immagine di: RISC-V Fondazione
RISC-tecnico di V
RISC-V è una classica architettura RISC ricostruito per i tempi moderni, e prende il suo nome come il quinto grande architettura RISC a venire presso l’Università della California, Berkeley.
Il suo cuore è un array di 32 registri contenenti il processore è stato di esecuzione, i dati immediatamente operato e le informazioni di pulizia. Questa matrice è grande abbastanza per ridurre al minimo la necessità di accedere a una memoria esterna per un sacco di CPU di base attività, che riduce l’utilizzo di energia e aumenta la velocità. RISC-V arriva a 32-bit e 64-bit varianti, con dimensione dei registri di cambiare a partita. Una versione a 128 bit è in corso.
Il set di istruzioni — il basso livello di comandi il processore è in grado di interpretare direttamente — è molto semplice e modulare. RISC-V core può essere costruito con semplici istruzioni integer, senza nemmeno moltiplicare o dividere. O quelli aggiunti, in virgola mobile estensioni (con un altro 32 registri), e compressa istruzioni.
La compressione è una parte fondamentale di RISC-V. originale RISC concetto raggiunta la velocità avendo le istruzioni codificate in un formato che è stato molto facile e veloce per l’hardware per la decodifica e l’esecuzione — non casi particolari, tutto ciò che si inserisca in un quadro unico. Questo, tuttavia, può essere molto inefficiente in memoria di utilizzo come l’istruzione modello di soddisfare tutte le possibilità che una determinata operazione ha bisogno di loro o non.
Compressione rompe la regola, e consente al compilatore di adattarsi a un sacco di più istruzioni in un ‘ area di memoria. Le istruzioni sono di lunghezza variabile, in quanto sono in CISC x86. A differenza di x86, però, che è stato creato a fasi nel corso di molti anni, RISC-V di lunghezza variabile schemi sono progettati sin dall’inizio per dare l’hardware del processore facile tempo possibile sapere quanto sono lunghi e farla velocemente li decodifica, mentre la gestione interna di istruzione code. La gestione delle code è dove la maggior parte delle moderne architetture di processore ottenere la loro velocità.
Il core RISC-V specificazione è certificato per essere libero di brevetto su di esso, ed è sotto licenza Creative Commons CC BY 4.0. Questo non richiede o dire che le estensioni devono essere allo stesso modo gratuito e open — progettisti possono includere la licenza aspetti a loro aggiunte, se lo desiderano. Il punto chiave è che l’architettura è estensibile senza perdere efficienza.
Immagine di: RISC-V Fondazione
RISC-V aspetti pratici
RISC-V Fondazione ha più di 200 membri, tra cui Samsung, Google, Nvidia, Western Digital, NXP, Micron e Qualcomm, per non parlare di Raspberry Pi. L’elenco completo comprende molte università, società di telecomunicazioni, produttori di chip e quelli che producono la progettazione e verifica di strumenti essenziali se il nucleo spec è quello di trasformare in veri e propri nuclei.
Hardware e software sono sottili sulla terra. RISC-V sito elenca una serie di strumenti di progettazione, di avvio, costruttori, linguaggi di programmazione e sistemi operativi, tra cui Linux Fedora — misto di stabilità e funzionalità. Ci sono un certo numero di chip simulazioni, progetti che possono essere messi in un FPGA programmabile del chip di logica, o addirittura trasformati in un chip che se si ha la tecnologia e la conoscenza, ma solo sei effettivi chip ha annunciato. La disponibilità è sicuramente chiedere-prima.
Tuttavia, una società costituita in modo esplicito a sostenere RISC-V produzione di chip, SiFive, ha un online chip strumento di disegno che costruisce un chip basato su un gran numero di opzioni. La società ha già spedito a 2.500 schede di sviluppo, e a patto che il disegno di ciò che è affermato di essere il primo RISC-V chip in un prodotto di consumo, il Huami Amazfit fitness band.
Entrambi i Western Digital e Nvidia hanno detto che usando RISC-V in un futuro molto vicino, Nvidia sta sostituendo il suo proprietario Falcon embedded controller utilizzato per la gestione nelle sue schede grafiche, mentre Western Digital ha dichiarato di voler iniziare a utilizzare RISC-V controller in alcune delle sue unità disco a partire dal 2020.
VEDI: relazione Speciale: in Sella alla DevOps rivoluzione (free PDF)
NXP ha prodotto VEGAboard, una scheda di sviluppo contenente due RISC-V core a fianco di due Braccia, ma al momento della scrittura è che non sono in stock e solo dare qualificati studiosi o gli sviluppatori, non è (ancora) per la vendita.
RISC-V è anche un Brexit beneficiario. Dopo aver combattuto per anni per ottenere maggiori finanziamenti per una Europee High Performance Computing progetto costruito sulla tecnologia europea e, quindi, basato su ARM, Mateo Valero, il fondatore e direttore del Barcelona Supercomputing Center, ha detto il RISC-V Workshop a Barcellona, a Maggio 2018, che tutto è andato storto in un paio di mesi.
“Dopo aver convinto i politici Europei, che cosa succede? Brexit e Softbank [la società Giapponese che ha comprato il BRACCIO di a luglio 2016]. Così a BRACCIO non è Europeo”.
Come risultato, il comitato Processore Iniziativa — ha annunciato nel 2018 — è stato istituito per creare un nativo Europeo acceleratore hardware architettura, basato su RISC-V. Iniziale prodotti sono tenuti in due anni, con l’obiettivo di dare all’Europa il terzo più veloce supercomputer al mondo.
Western Digital ha dichiarato di voler iniziare a utilizzare RISC-V controller in alcune delle sue unità disco a partire dal 2020.
Immagine: Western Digital
RISC-V: e ‘ vincere?
Questi è dubbio che RISC-V è una tecnica molto forte posizione, basandosi su decenni di pratica esperienza architettonica e di attrarre il sostegno di tutta l’industria. Ma c’è un salto enorme da essere adottato come un embedded core in dispositivi stand-alone per la costruzione di una sorta di ecosistema in cui il costo e le prestazioni benefici superano il rischio di non avere pienamente convalidato, off-the-shelf soluzioni per la progettazione del bus, di interoperabilità e di supporto a lungo termine. Non c’è ancora nessun processo di certificazione, non standardizzazione per la parte di famiglie o di imballaggio, e nessun plug-and-play in qualsiasi punto dell’hardware o del software stack.
Ma lo stesso vale per Linux, all’inizio. Il successo dei modelli esistenti per ottenere tutto quanto sopra, tramite la libera collaborazione tra operatori del settore, grandi e piccole. Partecipazione a RISC-V eventi in rapida crescita. C’è un sacco di lavoro da fare, ma un sacco di risorse, motivazione e capacità sono impegnati a farlo. RISC-V potrebbe non riuscire a soddisfare il suo potenziale, per molte ragioni, ma nessuna nuova architettura degli ultimi decenni ha avuto una buona possibilità di successo.
RECENTI E RELATIVI CONTENUTI
Open source AI chip facendo Onde Verdi: Portare efficienza energetica per l’architettura IoT
Che cosa succede se la macchina di applicazioni per l’apprendimento sul bordo fosse possibile, spingendo i limiti di dimensioni e di efficienza energetica? GreenWaves sta facendo questo, basato sull’open source parallelo ultra bassa potenza, l’architettura di un microprocessore. Anche se i primi giorni, le implicazioni per l’IoT architettura ed efficienza energetica potrebbe essere drammatica.Quello che Linus Torvalds ci pensa su processori ARM
In un recente post, Torvalds condiviso alcune riflessioni su processori ARM e server, e la gente ha pensato che è stato respinto BRACCIO future sul server e cloud. Ecco cosa ha davvero significato.Amazon, Huawei sforzi mostra sposta AI-centric chip continua
Due relazioni di esperti di questa settimana dal vecchio chip osservatori dimostrare perché la recente tendenza a progettare nuovi chip per l’AI sarà rotolo per molti anni a venire.Perché Intel x86 deve morire: il Nostro cloud-centric futuro dipende dalla open source chip
Forse la crisi e lo Spettro bug sono la spinta per fare il tanto atteso modifiche al DNA del nucleo dell’industria dei semiconduttori e come architetture di chip sono progettati.Western Digital open source SweRV RISC-V CPU disegni e strumenti (TechRepublic)
Western Digital è open source loro attuazione delle RISC-V e strumenti di sviluppo per promuovere l’adozione di ISA tra storage e di altre industrie.RISC-V e Linux Fondamenti partner per promuovere l’open source è impegnativo (TechRepublic)
La Linux Foundation è saldamente dietro RISC-V, extensible ISA che mira a spodestare il Braccio per embedded a basso consumo, e applicazioni IoT.Ecco BRACCIO più grande anti-RISC-V argomenti e perché non fanno senso (TechRepublic)
Per far fronte alla concorrenza, Arm Holdings ha cercato di fare un caso contro RISC-V, ma il tentativo ha ottenuto un significativo sentimento negativo da parte dei dipendenti e l’industria.Hi-Five Scatenato: Il primo Linux in grado RISC-V single board computer è qui (TechRepublic)
SiFive ha aperto gli ordini per Hi-Five Unleashed, un single-board computer utilizzando l’royalty-free RISC-V ISA. Ecco che cosa avete bisogno di sapere.
Argomenti Correlati:
Processori
Enterprise Software
Linux
Sviluppatore
Sicurezza