Ein Designer von Computerchips muss an viele Dinge denken, zum Beispiel an Taktbäume.
„Jedes Mal, wenn man den Taktbaum eingibt, ist es ein sehr schwieriger Schritt“, sagte Kam Kittrell, Senior Product Management Group Director bei Cadence Design Systems, einem der führenden Werkzeugbauer für Chipdesigner, ZDNet in einem Interview über Zoom.
Das Thema der Diskussion war das, was Cadence seinen Cerebrus Intelligent Chip Explorer nennt, ein neu veröffentlichtes Softwareprogramm, das Chip-Designern helfen soll, indem es maschinelles Lernen verwendet, um einige der damit verbundenen Schritte zu automatisieren.
Cerebrus ist Teil der so genannten Toolchain, die Cadence vertreibt, die von einer sehr hohen Sprache “bis zum letzten Via and Wire”, wie Kittrell sagt, den einzelnen Teilen eines Chips reicht. Es ist wie eine Automontagelinie mit Hunderten von Schritten, wie er feststellt, und Cerebrus fügt ein neues Segment in diese Montagelinie ein, das einen Teil der Handarbeit eines Designers übernimmt und mit maschinellen Lernroutinen automatisiert.
Cadence behauptet, dass Cerebrus die Produktivität menschlicher Chipdesigner um eine Größenordnung steigern kann und gleichzeitig die drei Hauptkennzahlen der Chipqualität – Leistung, Energieeffizienz und Kompaktheit der quadratischen Fläche – um bis zu 20 % steigern kann. Diese drei Metriken werden typischerweise als “PPA”, Leistung, Leistung, Fläche bezeichnet.
Cerebrus läuft auf AWS und anderen Cloud-Plattformen, kann aber auch lokal ausgeführt werden.
Außerdem: Das Deep Learning von Google findet einen kritischen Pfad in KI-Chips
Der Antrieb für das Werkzeug ist die Tatsache, dass die Chip-Komplexität beschleunigt wird, während die Chip-Herstellung beim Zusammenbruch des Mooreschen Gesetzes nahe der atomaren Skala mit immer schwierigeren physikalischen Zwängen konfrontiert wird.
“Vor ein paar Jahren waren es Mobiltelefone, die das Chipdesign vorangetrieben haben, und dann kam die Cloud, und dann gibt es 5G und KI”, fasst Kittrell den Fortschritt der Technologien zusammen, die es brauchen auf dem Chip integriert werden. “Und Autohersteller sagen, dass sie 5G und KI zusammen brauchen, und die Chips werden immer schwieriger zu entwerfen.”
Mit der Schrumpfung der Transistoren auf Dimensionen von drei Milliardstel Meter in den Teilen, die von Apple und Intel und anderen entwickelt werden, und dem Zusammenpacken von mehreren Milliarden dieser Transistoren auf einer Fläche von vielleicht nur ein paar Quadratmillimetern, die all diese KI erfüllt und 5G-Fähigkeiten in einem einzigen Teil gemäß den PPA-Anforderungen ist entmutigend.
“Wir haben mehrere Vektoren, die zusammenkommen, und es wird immer schwieriger, wenn wir in tiefere Technologieknoten vordringen”, sagte Kittrell.
Das Geheimnis, warum Cerebrus funktioniert, ist, dass die Werkzeugkette bereits “sehr algorithmisch” ist, sagte Kittrell. Ingenieure sind es bereits gewohnt, multivariate Berechnungen durchzuführen, um zu optimalen Lösungen zu gelangen. “Das sind wirklich schwierige mathematische Aufgaben, die es zu lösen gilt.”
Um verschiedene Lösungen für diese Probleme auszuprobieren, führen Programmierer Experimente durch.
“Sie nehmen eine Milliarde Instanzen einer Netzliste”, die Beschreibungen der Maschine der Teile, die zusammenpassen, um eine Schaltung zu bilden, “und sie sind alle miteinander verbunden” und das Optimierungsproblem ist eines von ” wo Sie sie platzieren, um die Konnektivitätsentfernung zu reduzieren, wie Sie sie mit fünf Metallschichten verbinden”, sagte er.
Die besten Programmierer können zu jedem Zeitpunkt drei bis fünf Experimente durchführen, sagte Kittrell. Großhirn können 50 bis 100 gleichzeitig laufen.
“Sie geben ihm einen Vektor, was interessiert Sie”, erklärte Kittrell von der PPA. Cerebrus “kann schnell einen guten Weg zu einer Lösung finden.” Ein Ingenieur kann eine Variable konstant halten, beispielsweise die Chipfläche, und Cerebrus mit den anderen Metriken experimentieren lassen. Am Ende der Experimente wird Cerebrus Experimente wiederholen, um jeden Schritt der Optimierung zu zeigen, und ein Ingenieur kann jeden Punkt entlang dieser Schrittkette als neuen Ausgangspunkt für eine neue Optimierung verwenden.
Die Optimierungen können auch gespeichert werden, damit ein Kunde eine Bibliothek von Optimierungen zusammenstellen kann, die dann als Grundlage für zukünftige Arbeiten dienen.
Cadence-Kunden wie Renesas aus Japan, das Industrie- und Automobilchips herstellt, sowie die Vertragschipherstellungsabteilung von Samsung sagen, dass Cerebrus dazu beigetragen hat, den PPA ihrer Chips zu verbessern, und Ingenieure Produktivität.
Der Mut, Cerebrus zu entwickeln, ist das sogenannte Reinforcement Learning. Kittrell lehnte es jedoch ab, Einzelheiten des RL-Ansatzes zu spezifizieren. „Wir geben nicht viele Details preis, außer dass es sich um ML mit Verstärkungslernfähigkeiten handelt“, sagte er und stellte fest, dass der Bereich der KI im Chipdesign „derzeit ein hart umkämpfter Bereich“ sei.
Cadence hat offensichtlich eine Fülle von spezifischem Wissen über den Prozess des Chipdesigns gesammelt, und das kann dazu dienen, die RL zu informieren.
Das bringt uns zu den Uhrenbäumen.
Falls Sie es nicht wussten, Clock Trees sind eine Möglichkeit, den fundamentalen Trommelschlag eines Computerchips, das oszillierende Taktsignal, das die Kadenz der Operationen aufrechterhält, über die Schaltkreise des Chips zu verteilen.
Das Problem ist, dass die Erstellung eines guten Uhrenbaums nicht isoliert erfolgen kann. Idealerweise kann es in Kombination mit zahlreichen anderen Variablen auf eine Art ganzheitliche Weise erfolgen, um das PPA-Problem zu lösen. “Es ist sehr schwierig, einen guten Taktbaum zu bekommen, aber manchmal weiß man nicht, ob er gut ist, bis der Rest des Chips fertig ist”, erklärte Kittrell.
Mit Hilfe des RL von Cerebrus kann die Taktfrequenz zu einer einzigen Variablen werden, die den bestmöglichen Chip ermöglicht.
Die RL-Modelle, die Cerebrus verwendet, werden normalerweise nicht auf eine bestimmte Weise im Voraus trainiert, denn “alles, was ich vortrainiert habe, kann wie eine Kristallvase sein, lege einen Chip hinein und das Ganze ist ruiniert”, angesichts der Vielzahl von Variablen , erklärte Kittrell. „Die Anforderung ist also, dass wir auch ohne Schulung schnell Lösungen finden können.“
Außerdem: Google hat KI verwendet, um das Design von Computerchips zu gamifizieren
Auf der Gleichzeitig können die Ergebnisse früherer Experimente an einen neuen Satz von Variablen angepasst werden.
Auf die Frage, wie viel von Cerebrus intern entwickelt wurde, sagte Kittrell: “Natürlich stehen wir auf den Schultern vieler guter Techniker” und erklärt, dass die Fülle an leicht verfügbarer Open-Source-Software, auf der man aufbauen kann, ” Vor fünf oder sechs Jahren wären wir nicht darauf gekommen.” Gleichzeitig meldet Cadence Patente für das Cerebrus-Programm an und investiert in dessen Weiterentwicklung.
Auf die Frage, ob das Programm menschliche Erfindungen ersetzen wird, sagte Kittrell, es gebe noch Raum für Möglichkeiten, die es gar nicht gibt.
Sie haben vielleicht von Googles jüngster Arbeit gehört, die Deep Learning verwendet, um das Problem der Erstellung eines guten Grundrisses für das Schaltungslayout zu lösen. Kittrell, der die Autoren der Arbeit kennt, betrachtet die Google-Arbeit als “Inspiration”, sagt jedoch voraus, dass sie menschliche Ingenieure, die Tools verwenden, nicht ersetzen wird.
“Der Bedarf an Ingenieuren ist derzeit riesengroß”, sagte Kittrell, “und wir werden es den Leuten ermöglichen, ihre Arbeit mit den Ingenieuren zu erledigen, die sie jetzt haben, anstatt irgendjemanden aufs Brot zu setzen
Er fügte hinzu: “Wir würden uns gerne mit den Leuten von Google messen.”
Verwandte Themen:
Hardware Digital Transformation CXO Internet of Things Innovation Enterprise Software 