Noll
Moores Lag är att sakta ner och tricks som industrin använder för att pressa ut mer av varje ny generation av marker är att nå avtagande avkastning. Det krävs mycket mer för att bo i framkant, och det kostar en hel del mer, urholka de ekonomiska fördelar och tvingar branschen att söka nya lösningar.
I sitt öppningsanförande på IEDM 2017, en årlig chip konferens som sträcker sig tillbaka 63 år, AMD VD Lisa Su talade om dessa utmaningar och hennes bolagets metod med hjälp av en multi-chip-arkitektur för att “bryta begränsningar av Moores Lag.” Keynote utjämnade ett stort år för AMD som levereras en efterlängtad ombyggnad av sin desktop, server-och mobila processorer, vilket gör den konkurrenskraftig än en gång med Intel high-performance computing.
Det var också en hemkomst för slag för Su, som vann IEDM studentpriset som en MIT grad student 1992. Hon konstaterade att en Cray superdator från det året-en av de snabbaste i världen på den tiden-var kapabel till 15 miljarder operationer per sekund, medan årets skörd av spel konsoler fem-sex biljoner operationer per sekund för runt $500. “Vi har gjort enorma framsteg,” Su sa. “Men du kan se att vi också har möjlighet att gå mycket längre.”
DATORN kan vara på tillbakagång och smartphone-marknaden visar tecken på mättnad, men AMD tror en ny era av omslutande design som kommer att kräva en hel del design och hästkrafter. CPU och Gpu har varit byggstenar av high-performance computing. Under det senaste decenniet, prestanda har fördubblats var 2,4 år för Processorer och varje 2.1 år för Gpu, enligt AMD: s uppgifter. Effektiviteten (eller prestanda per watt) i servern marker har också fördubblats var 2,4 år.
Men det har inte varit lätt och intressant AMD säger bara cirka 40 procent av dessa vinster har kommit från teknik krymper. Mycket av resten kommer från system och arkitektur och design. Detta inkluderar integration av fler funktioner, microarchitectural innovationer, förbättrad strömhantering och programvara som bättre kompilatorer. Den nya Zen-mikroarkitektur, till exempel, ökade instruktioner per klocka med 52 procent och varje Epyc 8-core dö har tusentals sensorer för att optimera effekt, bättre prestanda per watt med nästan 50 procent.
För nu, dessa tricks fortsätter att leverera ett stabilt vinster, men cirka 20 procent av den kommer från ökad total makt och dö storlek. Till exempel, high-end Grafikprocessorer har gått från 200 watt 300 watt som branschen blir bättre på att avleda värme. I en typisk server chip, bara en tredjedel av kraften går nu direkt till beräkning som övriga komponenter såsom i/O, cachar och on-chip tyger förbrukar mer ström. Hög prestanda chips nu åtgärd 500 till 600 kvadrat millimeter och en del närmar sig gränserna för tillverkning av verktyg (riktmedel gräns), framförallt Nvidia: s massiva Tesla V100 GPU. Inte överraskande, alla av detta blir väldigt dyrt och AMD visade ett diagram som visar att en 7nm chip kommer att vara mer än dubbelt så mycket som kostnaden för dess aktuella 14nnm processorer. Slutligen, minne, bandbredd har inte kunnat hålla jämna steg med den ökade prestanda Cpu och Gpu.
Allt detta är vad som ledde AMD att flytta till en multi-chip arkitektur för Epyc. Flaggskeppet 32-server core-chip som faktiskt består av fyra 8-core “chiplets” på en ekologisk interposer ansluten med en egen Oändlighet Tyg med hög hastighet SerDes länkar. Den totala dö området är lite större på grund av perifer kretsar–totalt 852 kvadrat millimeter jämfört med 777 kvadrat millimeter för en hypotetisk monolitisk dö-men avkastningen är så mycket högre att det kostar 40 procent mindre. Det ger också en flexibilitet för att designa olika produkter. AMD och andra är också med hjälp av 3D-staplade DRAM känd som high-bandwidth minne (HBM) för att öka bandbredden, minska energiförbrukningen och sänka den totala fotavtryck och komplicerade mönster-om än till en kostnad eftersom HBM bär en rejäl premie och DRAM-priser har varit på uppgång.
Det yttersta målet är att stapla inte bara DRAM, men också icke-flyktigt minne, Gpu och andra komponenter direkt på toppen av processorer, Su sa. Separat, Sony gav en presentation som beskriver hur är det redan att göra något liknande för dess CMOS-sensorer–stapla pixel sensor på toppen av 1 gb DRAM, som i sin tur staplas på en bild processor-men det är fortfarande en hel del arbete att göra för att göra utöka detta till high-performance computing, främst med att tillverka högre densitet sammanbinder, känd som ” through-silicon vias (TSVs), och avleda alla värmen instängd i att smörgås. Men Su sa att hon är säker på alla dessa frågor var överkomlig. Den verkliga frågor, sade hon, är att göra 3D-integration, ekonomiskt och uppdatera programvaran för att kunna använda dessa typer av enheter.
I gamla världen, “CPU var centrum av allt med andra marker hängande från det,” Su sa. Men arbetsbelastning har förändrats, särskilt med ökningen av djupt lärande, och det finns nu en hel del diskussion inom branschen om CPU, GPU, Fpga: er eller egen Asic kommer att bli den primära beräkna element. “Från mitt perspektiv är det allt ovan,” Su sa. “Du kommer att tycka att världen är en heterogen plats.” Detta kommer också att lägga större vikt vid de anslutningar som binder alla dessa element tillsammans (AMD är en medlem av både CCIX och Gen-Z konsortier för att utveckla denna teknik).
Kombinationen av fortsatt skalning och dessa tekniker kommer att fortsätta att leverera minst en fördubbling av prestanda varje 2.4 år, enligt AMD. “Vi tror absolut att resultatet av att vi har sett under det senaste decenniet, kan vi uppnå eller ersatta under nästa årtionde,” Su sa.
Relaterade Ämnen:
Hårdvara
Intel
ARM
Artificiell Intelligens
Innovation
0