Zero
La Legge di Moore è il rallentamento e la borsa di trucchi che l’industria utilizza per spremere di più ogni nuova generazione di chip è il raggiungimento di rendimenti decrescenti. Ci vuole molto più sforzo per rimanere sul bordo, e costa molto di più, erodendo i benefici economici e costringendo l’industria alla ricerca di nuove soluzioni.
Nel suo discorso di apertura alla conferenza iedm 2017, annuale chip conferenza che risale a 63 anni, AMD CEO Lisa Su parlato di queste sfide e la sua azienda, utilizzando l’approccio di un multi-chip con architettura a “rompere i vincoli della Legge di Moore.” Il keynote coronato un grande anno per AMD che hanno spedito un atteso restyling del proprio desktop, server e mobile, processori di renderla competitiva, ancora una volta, con Intel high-performance computing.
E ‘ stato anche una sorta di ritorno a casa per Su, che ha vinto la conferenza iedm studente premio come MIT grad studente nel 1992. Ha notato che un supercomputer Cray da quell’anno, uno dei più veloci al mondo a quel tempo, era in grado di 15 miliardi di operazioni al secondo, mentre quest’anno il raccolto di console di gioco offre cinque o sei trilioni di operazioni al secondo per circa $500. “Abbiamo fatto enormi progressi,” Su, ha detto. “Ma si può vedere che abbiamo anche la possibilità di fare molto di più.”
Il PC potrebbe essere in calo e il mercato degli smartphone sta mostrando segni di saturazione, ma AMD ritiene che una nuova era di coinvolgente di calcolo che richiedono un sacco di potenza di calcolo. CPU e Gpu sono state la costruzione di blocchi di calcolo ad alte prestazioni. Nel corso dell’ultimo decennio, la performance è raddoppiato ogni 2,4 anni per Cpu e ogni 2,1 anni per Gpu, secondo AMD dati. L’efficienza (in termini di prestazioni per watt) in server chip ha anche raddoppiato ogni 2,4 anni.
Ma non è stato facile ed è interessante notare che AMD dice che solo circa il 40 per cento di questi guadagni sono stati provenienti da tecnologia si restringe. Il resto proviene da sistemi di architettura e di design. Questo include l’integrazione di più funzioni, della microarchitettura innovazioni, migliorata la gestione dell’alimentazione, e il software come meglio compilatori. Il nuovo Zen microarchitettura, per esempio, è aumentato di istruzioni per ciclo di clock del 52 per cento e ogni Epyc 8-core a morire, con migliaia di sensori per ottimizzare la potenza, per migliorare le performance per watt di quasi il 50 per cento.
Per ora, questi trucchi sono di continuare a fornire solide guadagni, ma circa il 20 per cento viene dall’aumento complessivo di potenza e dimensione die. Per esempio, high-end, le Gpu sono passati da 200 watt a 300 watt come l’industria si ottiene il meglio a dissipare il calore. In un tipico server chip, solo un terzo della potenza è ora di andare direttamente al calcolo come gli altri componenti come I/O, e cache on-chip tessuti consumano più energia. Chip ad alte prestazioni misura di 500 a 600 millimetri quadrati e alcuni si stanno avvicinando i limiti degli strumenti di produzione (il reticolo limite), più in particolare Nvidia massiccia Tesla V100 GPU. Non a caso, tutto questo è molto costoso e AMD ha mostrato un grafico che indica che un 7nm chip saranno più di due volte il costo della corrente 14nnm processori. Infine, larghezza di banda di memoria non è stata in grado di tenere il passo con l’aumento delle prestazioni di Cpu e Gpu.
Tutto questo è ciò che ha portato AMD per passare a un multi-chip con architettura per Epyc. Il fiore all’occhiello 32-core chip server in realtà si compone di quattro 8-core ‘chiplets’ su un organico di interposizione collegato con un proprietario di Infinito in Tessuto ad alta velocità fornisce un link. Il generale morire zona è un po ‘ più grande a causa di periferiche circuiti–un totale di 852 millimetri quadrati rispetto a 777 millimetri quadrati per un ipotetico monolitico morire, ma la resa è molto più alta che costa il 40% meno. Esso fornisce anche la flessibilità per la progettazione di prodotti diversi. AMD e altri sono anche utilizzando 3D stacked DRAM conosciuto come alto-larghezza di banda di memoria (HBM) per aumentare la larghezza di banda, ridurre la potenza, e ridurre il carbon footprint e la complessità dei disegni, anche se a un costo in quanto HBM porta un premio pesante e DRAM prezzi sono stati in aumento.
L’obiettivo finale è quello stack non solo DRAM, ma anche di una memoria non volatile, Gpu e altri componenti direttamente sulla parte superiore di processori, Su detto. Separatamente, Sony ha fatto una presentazione che descrive come si è già fatto qualcosa di simile per i suoi sensori di immagine CMOS–impilare i pixel del sensore sulla parte superiore di 1Gb DRAM, che è a sua volta impilati sulla parte superiore di un processore di immagine-ma c’è ancora un sacco di lavoro da fare per estendere il programma per il calcolo ad alte prestazioni, in particolare con la fabbricazione di una maggiore densità di interconnessione, noto come through-silicon-vias (TSVs), ed a dissipare tutto il calore intrappolato in quel panino. Ma Su, ha detto che lei è sicuro di tutti questi problemi sono superabili. Il vero problema, ha detto, stanno facendo 3D di integrazione economica e l’aggiornamento del software, per utilizzare appieno questi tipi di dispositivi.
L’eredità di mondo, “la CPU era al centro di tutto con altri chip appeso fuori di esso,” Su, ha detto. Ma i carichi di lavoro sono cambiati, in particolare con l’aumento di apprendimento profondo, e ora c’è un sacco di dibattito all’interno del settore sul fatto che la CPU, la GPU, Fpga o personalizzato ASICs diventerà il principale calcolare elemento. “Dal mio punto di vista, è tutto di cui sopra,” Su, ha detto. “Si sta andando per scoprire che il mondo è un eterogeneo.” Questo sarà anche il luogo più importanza sul interconnessioni che legano insieme tutti questi elementi (AMD è un membro di entrambi i CCIX e Gen-Z consorzi di sviluppo di questa tecnologia).
La combinazione di continuo ridimensionamento e queste tecniche continuerà a fornire almeno un raddoppio delle prestazioni ogni 2.4 anni, secondo AMD. “Crediamo fermamente che il guadagno in termini di prestazioni che abbiamo visto nell’ultimo decennio, si può ottenere o sostituito, nel prossimo decennio,” Su, ha detto.
Argomenti Correlati:
Hardware
Intel
BRACCIO
Intelligenza Artificiale
L’innovazione
0