Nul
Het heeft langer geduurd dan verwacht, maar na drie jaar is de Intel onthulde haar 14nm technologie op de IEDM en bijna een jaar nadat het is aangetoond dat een Kanon Lake laptop op de CES, het bedrijf is eindelijk klaar om te bespreken zijn 10nm proces in detail. In een toespraak op de conferentie van dit jaar, Intel uitgelegd hoe het is voor de eerste keer verpakt 100 miljoen transistors op één vierkante millimeter van die gebied, zoals gezegd is de dichtste CMOS transistor dichtheid-to-date–en betere prestaties.
De basisfuncties van de 10nm technologie hebben gekend sinds de Intel-Technologie en Productie-Dag eerder dit jaar. De ruimte tussen de vinnen maatregelen 34 nm, de gate pitch-maatregelen 54nm, en de minimale metalen pitch is 36nm. Intel blijft de schaal van de SRAM cel grootte van 0,5 x met elke generatie sinds 180nm en de kleinste cel op 10nm maatregelen 0.0312 vierkante micron. Deze afmetingen zijn vergelijkbaar met die van de concurrerende 7nm processen van de toonaangevende gieterijen dat de productie van chips voor fabless klanten als Apple, Nvidia en Qualcomm.
Op de IEDM, Intel meer details over de stappen in het productieproces, kenmerken en materialen. De 10nm proces is gebaseerd op Intel ‘ s derde generatie van 3D-transistors, voor het eerst geïntroduceerd op 22nm en staat bekend als FinFETs omdat het kanaal van de ‘fin’ ligt op de top van de ondergrond met meerdere poorten rond. Het dunner en groter de fin, hoe beter de prestaties. Op 10nm, de fin is slechts 7nm breed en 46nm hoog (de laatste is interessant, omdat Intel had eerder gezegd dat de 10nm fin gemeten 53nm). De fin hoogte is ook ‘tunable’ binnen een bereik van plus of min 5nm afhankelijk van de toepassing.
Deze agressieve schalen met standaard 193nm onderdompeling lithografie tools is ingeschakeld door de invoering van een multi-patroon proces bekend als Self-Uitgelijnd Vier Patronen (SAQP) maken van de vinnen, een proces dat voegt vier extra stappen in ruil voor een hogere dichtheid. Intel is ook met minder vinnen in de standaard cel en introduceerde twee nieuwe trucs aan het verder verhogen van de dichtheid. De eerste was om te voorkomen dat er een dummy-poort op de grens van de actieve cellen. De tweede, die bekend staat als het Contact meer Dan Actieve Poort (COAG), landt de vias direct op de top van de actieve poort gebied, een techniek die vereist drie stappen extra, maar levert een reductie van 10 procent in de mobiele omgeving.
In het verleden, Intel heeft verwezen naar de aanvullende maatregelen door de ietwat gekunstelde naam van ‘hyperscaling,’ maar de bottom line is dat de dichtheid van schalen op of zelfs buiten het historische tarieven. Gebaseerd op Intel ‘ s nieuwe statistiek, waarin het gezegd wordt, is een meer nauwkeurige meting van de dichtheid van moderne processoren die voornamelijk bestaan uit willekeurige logica, het tarief van de dichtheid verhogen van de Intel-technologie, zoals eigenlijk al het versnellen van tweemaal de transistors per generatie van 45nm door de 22nm-2,7 x op 14nm en nu 10nm.
Het is echter belangrijk op te merken, dat Intel is niet het plotten van deze tijd. Intel heeft verlaten zijn tick-tock cadans en het duurt langer om naar elke nieuwe generatie, dus na verloop van tijd Intel is ongeveer in lijn met de verdubbeling van de transistor dichtheid per twee jaar, volgens Chris Auth, een vice president van Intel-Technologie en Productie-Groep en Directeur van Geavanceerde Transistor Ontwikkeling.
De strengere fin pitch, Intel ‘ s nieuwste generatie gespannen silicium en contacten met een lagere weerstand (gedeeltelijk vervangen door wolfraam metaal met kobalt) leveren een hogere transistor prestaties. Intel had eerder gezegd dat in vergelijking met 14nm, 10nm zou leveren, een stijging met 25 procent de prestaties of de voeding bijna in de helft. Op de IEDM, het bedrijf zei: 10nm verhoogt rijden huidige door 71% van de NMOS transistoren en 35 procent voor de PMOS.
De kabels zijn 12 metalen lagen en ondersteuning voor meerdere voltages voor verschillende toepassingen. Intel is met behulp van SAQP op de laagste twee metalen lagen (M0 en M1) en SADP (dubbel-patronen) in de volgende vier lagen te maximaliseren dichtheid. Het heeft ook verwisseld voor kobalt koper op de M0 en M1 lagen om weerstand te verminderen en de betrouwbaarheid te verbeteren.
Wat Intel niet zeggen wanneer precies de eerste 10 nm processors beschikbaar zal zijn (de IEDM artikel stelt dat het heeft aangetoond dat het rendement op de 204Mb SRAM test chip en op microprocessors, zonder dat enige verdere details). De eerste 10nm familie, bekend als Kanon Meer, worden in laptops in het begin van 2018. Dit zal worden gevolgd door een 10+ proces, wordt gebruikt voor een processor met de codenaam Ice Lake, en een 10++ proces dat verder zal de prestaties te verbeteren.
Verwante Onderwerpen:
Laptops
Hardware
Intel
ARM
Kunstmatige Intelligentie
Innovatie
0